pcb叠层设计的行业须知,俱进科技线路板设计

设计PCB电路板的10个简单步骤

步骤4：设计PCB叠层

当您将原理图信息传输到PcbDoc时，除了指1定的电路板轮廓外，还会显示组件的封装。 在放置组件之前，您应该使用如下所示的“层堆叠管理器”定义PCB布局（即形状，层堆叠）。

如果您不熟悉PCB设计，尽管可以在PCB设计软件中定义任意数量的层，但大多数现代设计都将从FR4上的4层板开始。 您还可以利用材料堆叠库； 这样一来，您就可以从各种不同的层压板和独特的板材中进行选择。

如果您要进行高速/高频设计，则可以使用内置的阻抗分析器来确保电路板中的阻抗控制。 阻抗曲线工具使用Simberian集成的电磁场求***来定制迹线的几何形状，以达到目标阻抗值。

高速电路设计面临的问题

信号完整性

信号完整性（Signal Integrity，SI）是指信号在信号线上的质量，即信号在电路中以正确的时序和电压作出响应的能力。如果电路中信号能够以要求的时序、持续时间和电压幅度到达接1收器，则可确定该电路具有较好的信号完整性。反之，当信号不能正常响应时，就出现了信号完整性问题。

高速PCB的信号完整性问题主要包括信号反射、串扰、信号延迟和时序错误。

● 反射：信号在传输线上传输时，当高速PCB上传输线的特征阻抗与信号的源端阻抗或负载阻抗不匹配时，信号会发生反射，使信号波形出现过冲、下冲和由此导致的振铃现象。过冲（Overshoot）是指信号跳变的初个峰值（或谷值），它是在电源电平之上或参考地电平之下的额外电压效应；下冲（Undershoot）是指信号跳变的下一个谷值（或峰值）。过大的过冲电压经常长期性地冲击会造成器件的损坏，下冲会降低噪声容限，振铃增加了信号稳定所需要的时间，从而影响到系统时序。

● 串扰：在PCB中，串扰是指当信号在传输线上传播时，因电磁能量通过互容和互感耦合对相邻的传输线产生的不期望的噪声干扰，它是由不同结构引起的电磁场在同一区域里的相互作用而产生的。互容引发耦合电流，称为容性串扰；而互感引发耦合电压，称为***串扰。在PCB上，串扰与走线长度、信号线间距，以及参考地平面的状况等有关。

● 信号延迟和时序错误：信号在PCB的导线上以有限的速度传输，信号从驱动端发出到达接收端，其间存在一个传输延迟。过多的信号延迟或者信号延迟不匹配可能导致时序错误和逻辑器件功能混乱。

电路的可靠性设计

(1)电路可靠性设计准则。不同产品其使用环境和可靠性要求不同，电路可靠性设计准则由两个方面组成:

一是根据产品的可靠性需求，制定满足该类产品的可靠性设计准则，作为企业可靠性设计标准，这部分设计要求是对可靠性设计需求的闭环。比如产品的应用环境存在持续的振动和冲击，对应在设计中必须从结构设计、接插件选型、大型元器件的安装等方面制定要求。

二是根据现有的技术积累、可靠性理论、试验形成的通用的可提高产品可靠性的设计方法和原则。